Bab 6 — Transistor Efek Medan (FET)

6.1 Struktur dan Prinsip Operasi JFET

JFET (Junction Field-Effect Transistor) adalah transistor unipolar — arus dilakukan oleh satu jenis pembawa muatan saja (elektron untuk N-channel, hole untuk P-channel). Berbeda dengan BJT yang dikendalikan oleh arus (current-controlled), JFET dikendalikan oleh tegangan (voltage-controlled) pada gate.

JFET terdiri dari sebuah channel semikonduktor (N atau P-type) yang dikelilingi oleh region gate dengan tipe dopan berlawanan. Pada N-channel JFET, channel berupa bahan N-type yang diapit oleh dua region P-type (gate atas dan gate bawah) membentuk dua junction PN. Kedua gate dihubungkan secara internal sehingga hanya ada satu terminal gate eksternal.

Gambar 6.1 — Struktur penampang N-channel JFET. Depletion region berbentuk baji (wedge): sempit di sisi source, melebar di sisi drain karena VGD = VGS − VDS lebih negatif.

Gambar 6.1b — Simbol rangkaian FET. JFET: gate menyentuh channel (junction). MOSFET: gate terisolasi dari channel oleh gap (oksida).

Prinsip Operasi

$V_{GS} = 0$ — channel terbuka penuh, arus maksimum ($I_{DSS}$). Depletion region hanya dari built-in potential junction.
$V_{GS}$ negatif makin besar — reverse bias pada junction gate-channel meningkat, depletion region melebar dari kedua sisi, channel menyempit, arus berkurang.
$V_{GS} = V_P$ (pinch-off voltage) — depletion regions dari atas dan bawah bertemu, channel tertutup penuh, $I_D \approx 0$ (cutoff).
$V_{GS} > 0$ pada N-channel — junction gate-channel menjadi forward-biased → arus gate muncul (TIDAK diinginkan, operasi normal membatasi $V_{GS} \leq 0$).
Efek $V_{DS}$ — $V_{DS}$ positif membuat reverse bias di sisi drain lebih besar ($V_{GD} = V_{GS} - V_{DS}$ lebih negatif), sehingga depletion region asimetris: lebih lebar di drain, lebih sempit di source.

Penting

Gate JFET selalu reverse-biased pada operasi normal. Tidak ada arus gate DC ($I_G \approx 0$), sehingga impedansi input sangat tinggi — keunggulan utama FET dibandingkan BJT. Nilai tipikal $R_{GS} > 10^9\ \Omega$ untuk JFET dan $> 10^{12}\ \Omega$ untuk MOSFET.

6.2 Persamaan Shockley

Hubungan $I_D$–$V_{GS}$ pada daerah saturasi dijelaskan oleh persamaan Shockley, yang secara fundamental menunjukkan sifat kuadratik FET:

Persamaan Shockley (Daerah Saturasi) $$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$$

di mana:

$I_{DSS}$ = drain-to-source saturation current — arus drain saat $V_{GS} = 0$ dan $V_{DS} > |V_P|$ (channel terbuka penuh)
$V_P$ = pinch-off voltage — tegangan gate-source yang menutup channel sepenuhnya (negatif untuk N-channel, positif untuk P-channel)
Berlaku untuk $V_P \leq V_{GS} \leq 0$ pada N-channel, dan $0 \leq V_{GS} \leq V_P$ pada P-channel
Mengasumsikan channel-length modulation diabaikan ($\lambda = 0$)

Di luar daerah saturasi, saat $V_{DS}$ kecil ($V_{DS} < V_{GS} - V_P$), JFET beroperasi di daerah triode (ohmic) dan persamaan Shockley tidak lagi berlaku:

Persamaan Triode / Ohmic (JFET) $$I_D = I_{DSS}\left[2\left(1 - \frac{V_{GS}}{V_P}\right)\frac{V_{DS}}{|V_P|} - \left(\frac{V_{DS}}{|V_P|}\right)^{\!2}\right]$$

Bentuk alternatif yang sering ditemui (menggunakan $V_P^2$, yang selalu positif):

Bentuk Alternatif Triode $$I_D = \frac{2\,I_{DSS}}{V_P^2}\left[(V_{GS} - V_P)\,V_{DS} - \frac{V_{DS}^2}{2}\right]$$

Kedua bentuk setara secara matematis. Untuk $V_{DS}$ yang sangat kecil ($V_{DS}^2 \ll (V_{GS}-V_P)V_{DS}$), suku kuadratik dapat diabaikan dan hubungan menjadi hampir linear: $I_D \approx \frac{2\,I_{DSS}}{V_P^2}(V_{GS}-V_P)\,V_{DS}$ — JFET bersifat seperti resistor yang dikendalikan oleh $V_{GS}$. Pada batas $V_{DS} = V_{GS} - V_P$, persamaan triode menghasilkan nilai yang sama persis dengan persamaan Shockley — ini adalah titik transisi antara kedua daerah.

Catatan Notasi

Beberapa buku teks menggunakan $V_{GS(\text{off})}$ sebagai pengganti $V_P$. Keduanya merujuk pada tegangan gate-source yang membuat $I_D = 0$. Dalam bab ini, kita menggunakan $V_P$ secara konsisten. Perhatikan juga bahwa beberapa sumber menuliskan persamaan dengan tanda minus eksplisit: $I_D = I_{DSS}(1 + V_{GS}/|V_P|)^2$ — keduanya setara karena $V_P$ sudah negatif untuk N-channel.

Transconductance g_m dan bentuk-bentuknya

$$g_m = \left.\frac{dI_D}{dV_{GS}}\right|_{Q} = \frac{-2 I_{DSS}}{V_P}\left(1 - \frac{V_{GS}}{V_P}\right)$$

$g_m$ bergantung pada titik operasi — nilainya berubah jika $V_{GS}$ berubah. Substitusi $(1 - V_{GS}/V_P) = \sqrt{I_D/I_{DSS}}$ menghasilkan bentuk alternatif yang berguna:

$$g_m = \frac{-2I_{DSS}}{V_P}\sqrt{\frac{I_D}{I_{DSS}}} = \frac{2}{|V_P|}\sqrt{I_{DSS} \cdot I_D}$$

$g_{m0}$ — transconductance pada $V_{GS} = 0$:
Pada $V_{GS} = 0$: $g_{m0} = -2I_{DSS}/V_P = 2I_{DSS}/|V_P|$. Ini merupakan nilai maksimum $g_m$ untuk JFET tertentu, dan sering digunakan sebagai parameter datasheet.

Resistansi Output (channel-length modulation) $$r_{ds} = \frac{1}{g_{ds}} = \frac{1}{\Delta I_D / \Delta V_{DS}} \approx \frac{1}{\lambda I_D}$$

Parameter $\lambda$ (lambda) adalah channel-length modulation parameter yang menyebabkan $I_D$ sedikit meningkat seiring $V_{DS}$ di daerah saturasi — analog dengan efek Early pada BJT. Persamaan lengkap dengan CLM: $I_D = I_{DSS}(1 - V_{GS}/V_P)^2(1 + \lambda V_{DS})$. Pada analisis first-order, $\lambda$ sering diabaikan ($r_{ds} \to \infty$).

Penting untuk dipahami bahwa $g_m$ merupakan parameter penguatan utama FET (analog dengan $\beta$ pada BJT untuk penguatan arus), namun ada perbedaan kunci: $\beta$ BJT relatif konstan untuk transistor yang sama, sedangkan $g_m$ FET bergantung kuat pada titik bias — nilainya berubah secara kuadratik dengan perubahan $V_{GS}$.

6.3 Kurva Karakteristik JFET

Kurva Output ($I_D$ vs $V_{DS}$)

Gambar 6.2 — Kurva keluarga output JFET N-channel. Batas parabolik VDS(sat) = VGS − VP memisahkan daerah ohmic dan saturasi.

Kurva Transfer ($I_D$ vs $V_{GS}$)

Gambar 6.3 — Kurva transfer JFET (parabola dari VP, 0 ke 0, IDSS). Slope garis singgung di titik Q sama dengan gm.

Tiga Daerah Operasi

Geser untuk melihat seluruh tabel

Daerah	Kondisi	Karakteristik
Ohmic (Triode)	$V_{DS} < V_{GS} - V_P$	$I_D$ sebanding linear dengan $V_{DS}$, FET bersifat seperti resistor variabel ($r_{ds(on)}$)
Saturation (Aktif)	$V_{DS} \geq V_{GS} - V_P$	$I_D$ hampir konstan (dikuasai oleh $V_{GS}$), digunakan untuk penguatan sinyal
Cutoff	$V_{GS} \leq V_P$	$I_D \approx 0$, channel tertutup penuh, transistor OFF

Pinch-off vs Cutoff

Istilah "pinch-off" sering membingungkan. Pinch-off condition ($V_{DS} = V_{GS} - V_P$) adalah batas antara daerah ohmic dan saturasi — channel menyempit sangat tipis di sisi drain tetapi arus masih mengalir. Cutoff ($V_{GS} = V_P$) adalah kondisi di mana channel benar-benar tertutup di seluruh panjangnya dan $I_D = 0$.

6.4 Rangkaian Bias JFET

A. Self-Bias (Bias Otomatis)

Gambar 6.4 — Rangkaian self-bias JFET. Gate di-ground melalui RG → VG = 0 → VGS = −IDRS terbentuk otomatis.

Pada self-bias, gate dikunci ke ground melalui $R_G$ (nilai besar, tipikal $1$–$10\ \text{M}\Omega$) sehingga $V_G = 0$. Arus drain $I_D$ melewati $R_S$ dan menaikkan tegangan source, sehingga terbentuk $V_{GS}$ negatif secara otomatis:

Self-Bias $$V_{GS} = V_G - I_D R_S = 0 - I_D R_S = -I_D R_S \qquad V_{DS} = V_{DD} - I_D(R_D + R_S)$$

Keunggulan self-bias: feedback negatif otomatis — jika $I_D$ naik (misalnya karena perubahan suhu), $|V_{GS}|$ meningkat melalui $R_S$, yang menekan $I_D$ kembali. Ini memberikan stabilitas titik kerja yang baik tanpa memerlukan sumber tegangan tambahan. Kekurangannya: hanya satu persamaan ($V_{GS} = -I_D R_S$) dan satu kurva (Shockley) menentukan Q-point — tidak ada kebebasan untuk memilih titik operasi secara independen.

B. Voltage Divider Bias

Gambar 6.5 — Rangkaian voltage divider bias JFET. R1 dan R2 membentuk VGG; RS memberikan feedback negatif.

Voltage Divider Bias $$V_{GG} = V_{DD} \frac{R_2}{R_1 + R_2} \qquad V_{GS} = V_{GG} - I_D R_S$$

Voltage divider memberikan $V_{GG}$ yang stabil (karena $I_G \approx 0$, tidak ada pemuatan signifikan pada pembagi). Keunggulan utama dibanding self-bias: Q-point dapat dipilih secara lebih fleksibel karena ada dua parameter yang dapat diatur ($V_{GG}$ dan $R_S$). Resistor $R_S$ tetap memberikan feedback negatif DC untuk stabilitas termal. Untuk penguatan AC, sering ditambahkan bypass capacitor paralel dengan $R_S$ sehingga feedback hanya bekerja pada DC, tidak pada sinyal AC.

6.5 MOSFET: Enhancement dan Depletion

MOSFET (Metal-Oxide-Semiconductor FET) memiliki struktur yang berbeda secara fundamental dari JFET — gate terisolasi secara elektrik dari channel oleh lapisan isolator oksida ($\text{SiO}_2$). Ini menghasilkan impedansi input yang jauh lebih tinggi dibanding JFET (typical $> 10^{12}\ \Omega$ vs $> 10^{9}\ \Omega$ untuk JFET), karena tidak ada junction gate yang bisa melewatkan arus kebocoran minoritas.

Gambar 6.6 — Struktur penampang N-channel MOSFET enhancement-type. Channel (inversion layer) hanya terbentuk saat VGS > VTH.

Enhancement vs Depletion MOSFET

Geser untuk melihat seluruh tabel

Aspek	Enhancement (E-MOSFET)	Depletion (D-MOSFET)
Channel saat $V_{GS}=0$	Tidak ada (terputus)	Sudah ada (physical channel)
Untuk mengaktifkan	$V_{GS} > V_{TH}$ (N-ch)	$V_{GS} > V_P$ (N-ch, $V_P$ negatif)
Jenis channel	Inversion layer (diinduksi oleh medan gate)	Physical implanted/diffused channel
Persamaan saturasi	$I_D = k(V_{GS} - V_{TH})^2$	$I_D = I_{DSS}\!\left(1 - \dfrac{V_{GS}}{V_P}\right)^{\!2}$
Lebih umum di	Digital IC (CMOS VLSI)	Analog / RF circuits
Simbol: channel	Tiga segmen terputus	Garis kontinu
Operasi $V_{GS}$	Hanya satu polaritas	Dua polaritas (enhance + deplete)

Persamaan Square-Law (Enhancement)

Square-Law (Saturation Region) $$I_D = k(V_{GS} - V_{TH})^2 \qquad \text{di mana } k = \frac{1}{2} \mu_n C_{ox} \frac{W}{L}$$

di mana $V_{TH}$ = threshold voltage (tegangan minimum gate untuk membentuk channel), $\mu_n$ = mobilitas elektron dalam channel ($\approx 1350\ \text{cm}^2/\text{V}\cdot\text{s}$ untuk Si), $C_{ox} = \varepsilon_{ox}/t_{ox}$ = kapasitansi oksida per unit luas, dan $W/L$ = rasio lebar-panjang channel. Parameter $k$ mencakup konstanta proses fabrikasi maupun geometri device. Nilai tipikal $k$ berkisar dari $10\ \mu\text{A/V}^2$ hingga beberapa $\text{mA/V}^2$ tergantung teknologi dan ukuran $W/L$.

Analogi JFET ↔ MOSFET

Persamaan Shockley JFET dan square-law MOSFET enhancement memiliki bentuk kuadratik yang identik:
— JFET: $I_D = I_{DSS}(1 - V_{GS}/V_P)^2$ — beroperasi untuk $V_P \leq V_{GS} \leq 0$
— E-MOSFET: $I_D = k(V_{GS} - V_{TH})^2$ — beroperasi untuk $V_{GS} \geq V_{TH}$
Perbedaan utama: JFET bekerja dengan $V_{GS}$ negatif (N-channel) karena channel sudah ada, sedangkan enhancement MOSFET memerlukan $V_{GS}$ positif (N-channel) untuk membentuk channel. Depletion MOSFET menggabungkan keduanya — channel fisik sudah ada (seperti JFET) tetapi gate terisolasi (seperti MOSFET), sehingga dapat dioperasikan dalam mode enhance maupun deplete.

6.6 Karakteristik MOSFET

Gambar 6.7 — Kurva keluarga output MOSFET enhancement-type. Batas parabolik VDS(sat) = VGS − VTH bergeser kanan untuk VGS lebih besar.

Daerah Operasi MOSFET

Geser untuk melihat seluruh tabel

Daerah	Kondisi	Persamaan
Cutoff	$V_{GS} < V_{TH}$	$I_D = 0$
Linear (Triode)	$V_{DS} < V_{GS} - V_{TH}$	$I_D = 2k\!\left[(V_{GS}\!-\!V_{TH})V_{DS} - \tfrac{1}{2}V_{DS}^2\right]$
Saturation	$V_{DS} \geq V_{GS} - V_{TH}$	$I_D = k(V_{GS} - V_{TH})^2$

Pada daerah linear, jika $V_{DS}$ sangat kecil ($V_{DS}^2 \ll (V_{GS}-V_{TH})V_{DS}$), persamaan menyederhana menjadi $I_D \approx 2k(V_{GS}-V_{TH})V_{DS}$ — MOSFET bersifat seperti resistor variabel yang dikontrol oleh $V_{GS}$, dengan resistansi $r_{ds(on)} = 1/[2k(V_{GS}-V_{TH})]$. Prinsip ini digunakan dalam saklar analog (transmission gate) dan aplikasi switching daya.

Dalam desain digital CMOS, MOSFET beroperasi sebagai saklar ideal — hanya di daerah cutoff (OFF, $I_D = 0$) dan linear/deep triode (ON, $V_{DS}$ sangat kecil, $r_{ds(on)}$ mendekati nol). Daerah saturasi digunakan dalam penguat analog.

Transconductance MOSFET

g_m MOSFET (Enhancement, Saturation) $$g_m = \frac{dI_D}{dV_{GS}} = 2k(V_{GS} - V_{TH}) = 2\sqrt{k \cdot I_D}$$

Bentuk $g_m = 2\sqrt{k \cdot I_D}$ paling berguna dalam desain IC karena menghubungkan transconductance langsung dengan arus bias dan parameter device, tanpa perlu mengetahui $V_{GS}$ secara eksplisit. Perhatikan bahwa $g_m$ meningkat hanya dengan akar kuadrat dari $I_D$ — berbeda dengan BJT di mana $g_m = I_C/V_T$ meningkat secara linear dengan arus. Ini berarti untuk $g_m$ yang sama, MOSFET memerlukan arus bias lebih besar dibanding BJT.

6.7 Rangkaian Bias MOSFET

A. Gate Bias (Sederhana)

Gambar 6.8 — Gate bias MOSFET (sederhana). VGS = VGG langsung, tanpa RS.

Gate Bias $$V_{GS} = V_{GG} \qquad I_D = k(V_{GG} - V_{TH})^2 \qquad V_{DS} = V_{DD} - I_D R_D$$

Metode ini paling sederhana namun tidak memiliki feedback negatif — Q-point sensitif terhadap variasi parameter MOSFET ($V_{TH}$, $k$) dan suhu. Hanya cocok untuk aplikasi non-kritis atau sebagai titik awal analisis.

B. Voltage Divider + Source Resistor (Paling Umum)

Gambar 6.9 — Rangkaian voltage divider bias MOSFET dengan RS untuk stabilitas titik kerja Q.

Voltage Divider + R_S Bias $$V_{GG} = V_{DD}\frac{R_2}{R_1 + R_2} \qquad V_{GS} = V_{GG} - I_D R_S \qquad V_{DS} = V_{DD} - I_D(R_D + R_S)$$

Metode Penyelesaian (Iterasi)

Karena $I_D = k(V_{GS} - V_{TH})^2$ dan $V_{GS} = V_{GG} - I_D R_S$ keduanya non-linear, penyelesaian dilakukan secara iteratif:
1. Asumsi awal $I_D^{(0)} = 0$ → $V_{GS}^{(0)} = V_{GG}$
2. Hitung $I_D^{(1)} = k(V_{GS}^{(0)} - V_{TH})^2$
3. Update $V_{GS}^{(1)} = V_{GG} - I_D^{(1)} R_S$
4. Ulangi hingga konvergen (biasanya 2–3 iterasi cukup).
Alternatif grafis: plot garis bias $V_{GS} = V_{GG} - I_D R_S$ pada kurva transfer — titik potong adalah Q-point.

6.8 Model Small-Signal FET

Untuk menganalisis penguatan sinyal AC, FET digantikan oleh model small-signal yang setara secara linear di sekitar titik bias Q. Model ini hanya berlaku untuk sinyal kecil di mana deviasi dari Q-point cukup kecil sehingga karakteristik non-linear dapat diaproksimasi secara linear.

Gambar 6.10 — Model small-signal FET. D di atas, S di bawah, G di kiri (open circuit). Sumber arus dan rds paralel antara D–S.

Model small-signal FET sangat sederhana karena gate bersifat open-circuit ($i_g = 0$ pada semua frekuensi untuk model low-frequency). Hanya ada dua elemen: sumber arus terkendali tegangan $g_m v_{gs}$ dan resistansi keluaran $r_{ds}$. Perlu diingat bahwa $g_m v_{gs}$ bukan impedansi — arusnya sepenuhnya ditentukan oleh $v_{gs}$, tidak bergantung pada tegangan di mana sumber arus tersebut berada.

6.8.1 Common-Source (CS)

Konfigurasi common-source adalah penguat FET yang paling umum. Sinyal input masuk ke gate, output diambil dari drain, dan source menjadi terminal bersama (common). CS mem-bypass RS pada frekuensi sinyal sehingga source menjadi AC ground.

Gambar 6.11 — Rangkaian common-source JFET dengan CS bypass. Pada frekuensi sinyal, source menjadi AC ground.

Gambar 6.12 — Model AC common-source. RD ke AC ground (VDD), source ke AC ground (CS). Output diambil dari drain.

Analisis Common-Source

Karena $C_S$ mem-bypass $R_S$, source berada pada AC ground sehingga $v_s = 0$ dan $v_{gs} = v_g - v_s = v_{in}$.

$$v_{gs} = v_{in}$$

Arus drain AC mengalir melalui $R_D \parallel r_{ds}$. Karena $i_d$ mengalir ke dalam drain FET, tegangan output menjadi:

$$v_{out} = -i_d \cdot (R_D \parallel r_{ds}) = -g_m \, v_{in} \cdot (R_D \parallel r_{ds})$$

Tanda negatif menunjukkan phase inversion 180° — sifat khas common-source.

Common-Source — Ringkasan $$A_v = \frac{v_{out}}{v_{in}} = -g_m \, (R_D \parallel r_{ds}) \approx -g_m R_D \qquad Z_{in} = R_G \qquad Z_{out} = R_D \parallel r_{ds}$$

6.8.2 Common-Drain / Source Follower

Pada konfigurasi common-drain, input di gate, output diambil dari source, dan drain menjadi terminal bersama (AC ground melalui VDD). Tidak ada CS bypass karena RS diperlukan untuk mengembalikan sinyal ke output. Gain selalu kurang dari 1 — digunakan sebagai buffer impedansi.

Gambar 6.13 — Rangkaian common-drain (source follower). Drain terhubung langsung ke VDD (AC ground). Output diambil dari source.

Gambar 6.14 — Model AC common-drain. gmvgs dan rds antara D (AC ground) dan S (output). RS dari output ke ground.

Analisis Common-Drain

Drain berada pada AC ground ($v_d = 0$), sehingga $v_{gs} = v_g - v_s = v_{in} - v_{out}$. Arus drain mengalir melalui $R_S$ (paralel dengan $r_{ds}$), sehingga:

$$i_d = \frac{v_{out}}{R_S \parallel r_{ds}} \approx \frac{v_{out}}{R_S} \quad (\text{jika } r_{ds} \gg R_S)$$

Substitusi $v_{gs} = i_d / g_m$ ke dalam hubungan $v_{out} = v_{in} - v_{gs}$:

$$v_{out} = v_{in} - \frac{v_{out}}{g_m \, R_S} \implies v_{out}\!\left(1 + \frac{1}{g_m R_S}\right) = v_{in}$$

$$A_v = \frac{v_{out}}{v_{in}} = \frac{g_m R_S}{1 + g_m R_S} < 1$$

Untuk $Z_{out}$: lihat ke dalam terminal source dengan $v_{in}$ di-short. Sumber arus $g_m v_{gs}$ menjadi $g_m v_s$ (karena $v_g = 0$), yang setara dengan resistor $1/g_m$ dari source ke ground. Sehingga $Z_{out} = (1/g_m) \parallel R_S \parallel r_{ds}$.

Common-Drain — Ringkasan $$A_v = \frac{g_m R_S}{1 + g_m R_S} \approx 1 \qquad Z_{in} = R_G \qquad Z_{out} = \frac{1}{g_m} \parallel R_S \parallel r_{ds} \approx \frac{1}{g_m}$$

6.8.3 Common-Gate (CG)

Pada konfigurasi common-gate, input masuk ke source, output diambil dari drain, dan gate menjadi terminal bersama (AC ground melalui RG). Gain tegangan bernilai positif (tanpa inversi), tetapi impedansi input sangat rendah (≈ 1/gm). Cocok untuk aplikasi cascode dan penguat wideband.

Gambar 6.15 — Rangkaian common-gate JFET. Input di source melalui Cin, gate di-ground oleh RG. Output di drain.

Gambar 6.16 — Model AC common-gate. vgs = −vin. RS, rds, dan sumber arus internal terhubung ke jalur input source.

Analisis Common-Gate

Gate terhubung ke AC ground ($v_g = 0$). Karena sinyal input disuntikkan langsung ke terminal source ($v_s = v_{in}$), maka tegangan kontrol gate-to-source menjadi:

$$v_{gs} = v_g - v_s = 0 - v_{in} = -v_{in}$$

Dengan mengasumsikan $r_{ds} \rightarrow \infty$, arus signal drain:

$$i_d = g_m \cdot v_{gs} = -g_m \cdot v_{in}$$

Tegangan output ($v_{out}$) pada resistor beban $R_D$:

$$v_{out} = -i_d \cdot R_D = -(-g_m \cdot v_{in}) \cdot R_D = g_m \cdot R_D \cdot v_{in}$$

$$A_v = \frac{v_{out}}{v_{in}} = g_m \cdot R_D$$

Impedansi input ($Z_{in}$) dihitung dengan membagi tegangan input terhadap arus total yang memasuki terminal source ($i_s = -i_d$):

$$Z_{in} = \frac{v_{in}}{i_s} = \frac{v_{in}}{-i_d} = \frac{v_{in}}{-(-g_m \cdot v_{in})} = \frac{1}{g_m}$$

Common-Gate — Ringkasan $$A_v = g_m \cdot R_D \qquad Z_{in} \approx \frac{1}{g_m} \qquad Z_{out} = R_D \parallel r_{ds}$$

Simulasi Interaktif

Coba langsung bagaimana parameter mempengaruhi penguat Common Source JFET.

Simulasi ini menampilkan rangkaian penguat Common Source JFET N-channel dengan voltage divider bias. Input AC 10 mV pada 1 kHz. Semua resistor dan tipe JFET dapat diubah:

R₁, R₂ — mengatur V_GG dan titik kerja Q (perhatikan: nilainya jauh lebih besar dari BJT karena I_G ≈ 0)
R_D — menentukan penguatan A_v = −g_mR_D
R_S — stabilitas bias dan degenerasi source
4 tipe JFET — I_DSS dan V_P berbeda, bandingkan g_m dan A_v yang dihasilkan

Buka Simulasi Penguat CS JFET

Simulasi Interaktif

Coba langsung bagaimana parameter mempengaruhi penguat Common Source MOSFET.

Simulasi penguat CS dengan MOSFET Enhancement N-channel. Input 10 mV pada 1 kHz. Empat tipe MOSFET dengan k dan V_TH berbeda untuk perbandingan langsung:

Tipe 1/2/3 — V_TH sama (1V), k berbeda → lihat efek k terhadap g_m dan A_v
Tipe 2 vs 4 — k sama (1.0), V_TH berbeda → lihat efek V_TH terhadap Q-point
R_S besar — stabil tapi gain turun (degenerasi)
R_D besar — gain naik tapi output bisa clipping

Buka Simulasi Penguat CS MOSFET

6.9 Perbandingan BJT vs FET

Geser untuk melihat seluruh tabel

Parameter	BJT	FET (JFET/MOSFET)
Kendali	Current ($I_B$)	Voltage ($V_{GS}$)
Arus input DC	$I_B$ (µA range)	$I_G \approx 0$ (fA–nA)
$Z_{in}$ (DC)	$r_\pi = \beta/g_m \approx 1$–$5\ \text{k}\Omega$	JFET: $>10^9\ \Omega$; MOSFET: $>10^{12}\ \Omega$
Parameter penguatan	$\beta$ (relatif konstan)	$g_m$ (bergantung pada $V_{GS}$ atau $I_D$)
$g_m$ vs $I_C/I_D$	$g_m = I_C/V_T$ (linear)	$g_m = 2\sqrt{kI_D}$ (akar kuadrat)
Penguatan arus	Tinggi ($\approx \beta$)	Sangat rendah ($\approx 1$)
Noise	Moderate (shot + recombination)	Rendah (thermal dominant)
Kecepatan ($f_T$)	Tinggi (hingga puluhan GHz)	Sangat tinggi (modern CMOS $>100\ \text{GHz}$)
Skalabilitas	Terbatas (~nm tidak mungkin)	Sangat baik (node 3nm, 2nm)
Suhu	$V_{BE}$ turun ~$-2\ \text{mV/°C}$	$V_{TH}$ berubah, $I_D$ naik/drop
Aplikasi utama	Penguat daya, driver, general purpose	Digital VLSI, RF, switching, buffer, sensor front-end

Kapan Memilih FET vs BJT?

Pilih FET ketika: impedansi input tinggi kritis (electrometer, pH meter, osiloskop front-end), noise harus minimal (penguat audio pre-amp, RF LNA), switching berkecepatan sangat tinggi, integrasi skala besar (microprosesor, memori), atau daya switching (power MOSFET).
Pilih BJT ketika: penguatan arus tinggi dibutuhkan (power amplifier output stage), desain sederhana dengan komponen diskrit, presisi analog (matched pair BJT lebih konsisten), atau aplikasi daya tinggi (BJT power masih kompetitif di beberapa domain).

6.10 Ringkasan Rumus Kunci

Tabel referensi cepat untuk semua rumus penting dalam bab ini.

JFET

Persamaan Shockley $I_D = I_{DSS}\!\left(1 - \dfrac{V_{GS}}{V_P}\right)^{\!2}$

Transconductance $g_m = \dfrac{2}{|V_P|}\sqrt{I_{DSS} \cdot I_D}$

$g_{m0}$ (pada $V_{GS}=0$) $g_{m0} = \dfrac{2 I_{DSS}}{|V_P|}$

Self-Bias $V_{GS} = -I_D R_S$

Voltage Divider $V_{GS} = V_{DD}\dfrac{R_2}{R_1+R_2} - I_D R_S$

Batas Saturasi $V_{DS} \geq V_{GS} - V_P$

MOSFET (Enhancement)

Square-Law (Saturation) $I_D = k(V_{GS} - V_{TH})^2$

Konstanta $k$ $k = \dfrac{1}{2}\mu_n C_{ox}\dfrac{W}{L}$

Transconductance $g_m = 2k(V_{GS}-V_{TH}) = 2\sqrt{k \cdot I_D}$

Linear (Triode) $I_D = 2k\!\left[(V_{GS}\!-\!V_{TH})V_{DS} - \tfrac{1}{2}V_{DS}^2\right]$

Batas Saturasi $V_{DS} \geq V_{GS} - V_{TH}$

Resistansi Output $r_{ds} \approx \dfrac{1}{\lambda\, I_D}$

Small-Signal (berlaku JFET & MOSFET)

Common-Source $A_v$ $A_v \approx -g_m R_D$

Source Follower $A_v$ $A_v \approx \dfrac{g_m R_S}{1 + g_m R_S}$

Common-Gate $Z_{in}$ $Z_{in} \approx \dfrac{1}{g_m}$

6.11 Contoh Soal

Contoh 6.1 — Persamaan Shockley dan g_m

JFET dengan $I_{DSS} = 12\text{ mA}$ dan $V_P = -4\text{ V}$. Hitung $I_D$ untuk $V_{GS} = -1\text{ V}$ dan $g_m$ pada titik tersebut. Juga hitung $g_{m0}$.

Langkah 1 — Hitung $I_D$:
$$I_D = 12\text{ mA} \left(1 - \frac{-1}{-4}\right)^2 = 12\left(1 - 0{,}25\right)^2 = 12 \times 0{,}5625 = 6{,}75\text{ mA}$$

Langkah 2 — Hitung $g_m$ (bentuk pertama):
$$g_m = \frac{-2 \times 12}{-4}\left(1 - \frac{-1}{-4}\right) = 6 \times 0{,}75 = 4{,}5\text{ mS}$$

Langkah 3 — Verifikasi dengan bentuk alternatif:
$$g_m = \frac{2}{|V_P|}\sqrt{I_{DSS} \cdot I_D} = \frac{2}{4}\sqrt{12 \times 6{,}75} = 0{,}5 \times \sqrt{81} = 0{,}5 \times 9 = 4{,}5\text{ mS} \quad \checkmark$$

Langkah 4 — $g_{m0}$ (transconductance maksimum):
$$g_{m0} = \frac{2 I_{DSS}}{|V_P|} = \frac{2 \times 12}{4} = 6\text{ mS}$$ Rasio: $g_m/g_{m0} = 4{,}5/6 = 0{,}75 = (1 - V_{GS}/V_P)$ — sesuai dengan teori.

Jawaban$I_D = 6{,}75\text{ mA}$ | $g_m = 4{,}5\text{ mS}$ | $g_{m0} = 6\text{ mS}$

Contoh 6.2 — Self-Bias JFET

JFET dengan $I_{DSS} = 8\text{ mA}$, $V_P = -6\text{ V}$, $V_{DD} = 12\text{ V}$, $R_D = 1{,}5\ \text{k}\Omega$, $R_S = 750\ \Omega$. Hitung Q-point.

Langkah 1 — Substitusikan persamaan Shockley ke dalam loop bias:
Pada self-bias: $V_{GS} = -I_D R_S = -750\,I_D$
Substitusi ke persamaan Shockley:$$I_D = 0{,}008\left(1 - \frac{-750\,I_D}{-6}\right)^2 = 0{,}008\left(1 - 125\,I_D\right)^2$$

Langkah 2 — Selesaikan persamaan kuadrat:
$$I_D = 0{,}008(1 - 250\,I_D + 15625\,I_D^2)$$ $$I_D = 0{,}008 - 2\,I_D + 125\,I_D^2$$ $$125\,I_D^2 - 3\,I_D + 0{,}008 = 0$$ $$I_D = \frac{3 - \sqrt{9 - 4(125)(0{,}008)}}{2(125)} = \frac{3 - \sqrt{5}}{250} \approx 0{,}00306\text{ A}$$

Langkah 3 — Hitung $V_{GS}$ dan $V_{DS}$:
$$V_{GS} = -0{,}00306 \times 750 = -2{,}295\text{ V}$$ $$V_{DS} = 12 - 0{,}00306 \times (1500 + 750) = 12 - 6{,}885 = 5{,}115\text{ V}$$

Langkah 4 — Verifikasi daerah saturasi:
$V_{DS(\text{sat})} = V_{GS} - V_P = -2{,}295 - (-6) = 3{,}705\text{ V}$
$V_{DS} = 5{,}115\text{ V} > 3{,}705\text{ V}$ ✅ (saturasi terjamin)

Jawaban$I_D \approx 3{,}06\text{ mA}$ | $V_{GS} \approx -2{,}30\text{ V}$ | $V_{DS} \approx 5{,}12\text{ V}$

Contoh 6.3 — MOSFET Square-Law

MOSFET enhancement dengan $k = 0{,}5\text{ mA/V}^2$, $V_{TH} = 2\text{ V}$. Hitung $I_D$ dan $g_m$ saat $V_{GS} = 5\text{ V}$. Bandingkan $g_m$ dengan BJT yang memiliki $I_C$ sama pada suhu kamar ($V_T = 26\text{ mV}$).

$I_D = k(V_{GS} - V_{TH})^2$:
$$I_D = 0{,}5 \times 10^{-3} \times (5 - 2)^2 = 0{,}5 \times 10^{-3} \times 9 = 4{,}5\text{ mA}$$

$g_m$ MOSFET:
$$g_{m,\text{FET}} = 2\sqrt{k \cdot I_D} = 2\sqrt{0{,}5 \times 10^{-3} \times 4{,}5 \times 10^{-3}} = 2\sqrt{2{,}25 \times 10^{-6}} = 3\text{ mS}$$

$g_m$ BJT untuk perbandingan:
$$g_{m,\text{BJT}} = \frac{I_C}{V_T} = \frac{4{,}5 \times 10^{-3}}{0{,}026} \approx 173\text{ mS}$$

Perbandingan: $g_{m,\text{BJT}}/g_{m,\text{FET}} = 173/3 \approx 58\times$. Untuk arus yang sama, BJT memiliki transconductance dua orde magnitudo lebih besar dari MOSFET.

Jawaban$I_D = 4{,}5\text{ mA}$ | $g_{m,\text{FET}} = 3\text{ mS}$ | $g_{m,\text{BJT}} = 173\text{ mS}$ (untuk $I_C$ sama)

Contoh 6.4 — Voltage Divider Bias MOSFET

MOSFET enhancement, $k = 0{,}2\text{ mA/V}^2$, $V_{TH} = 1{,}5\text{ V}$, $V_{DD} = 12\text{ V}$, $R_1 = 1{,}2\text{ M}\Omega$, $R_2 = 330\text{ k}\Omega$, $R_D = 2{,}2\text{ k}\Omega$, $R_S = 470\ \Omega$. Hitung Q-point.

$V_{GG}$:
$$V_{GG} = 12 \times \frac{330\,000}{1\,200\,000 + 330\,000} = 12 \times \frac{330}{1\,530} \approx 2{,}588\text{ V}$$

Iterasi 1 ($I_D^{(0)} = 0$): $V_{GS}^{(0)} = V_{GG} = 2{,}588\text{ V}$
$$I_{D}^{(1)} = 0{,}2 \times (2{,}588 - 1{,}5)^2 = 0{,}2 \times 1{,}1857 = 0{,}237\text{ mA}$$

Iterasi 2: $V_{GS}^{(1)} = 2{,}588 - 0{,}237 \times 0{,}47 = 2{,}477\text{ V}$
$$I_D^{(2)} = 0{,}2 \times (2{,}477 - 1{,}5)^2 = 0{,}2 \times 0{,}955 = 0{,}191\text{ mA}$$

Iterasi 3: $V_{GS}^{(2)} = 2{,}588 - 0{,}191 \times 0{,}47 = 2{,}498\text{ V}$
$$I_D^{(3)} = 0{,}2 \times (2{,}498 - 1{,}5)^2 = 0{,}2 \times 0{,}996 = 0{,}199\text{ mA}$$

Iterasi 4 (konvergensi): $V_{GS}^{(3)} = 2{,}588 - 0{,}199 \times 0{,}47 = 2{,}494\text{ V}$
$$I_D^{(4)} = 0{,}2 \times (2{,}494 - 1{,}5)^2 = 0{,}2 \times 0{,}988 = 0{,}198\text{ mA}$$ Perubahan: $|0{,}198 - 0{,}199|/0{,}199 \approx 0{,}5\%$ ✅ konvergen.

$V_{DS}$ dan verifikasi:
$$V_{DS} = 12 - 0{,}198 \times (2200 + 470) = 12 - 0{,}529 \approx 11{,}47\text{ V}$$ $V_{DS(\text{sat})} = 2{,}494 - 1{,}5 = 0{,}994\text{ V} < 11{,}47\text{ V}$ ✅

Jawaban$I_D \approx 0{,}20\text{ mA}$ | $V_{GS} \approx 2{,}49\text{ V}$ | $V_{DS} \approx 11{,}47\text{ V}$

Contoh 6.5 — Penguatan Common-Source

JFET pada konfigurasi common-source dengan $g_m = 4\text{ mS}$, $r_{ds} = 50\text{ k}\Omega$, $R_D = 5\text{ k}\Omega$, $R_G = 2{,}2\text{ M}\Omega$. $R_S = 1\text{ k}\Omega$ dibypass oleh $C_S$ (short pada frekuensi sinyal). Hitung $A_v$, $Z_{in}$, dan $Z_{out}$.

$A_v$ (common-source dengan $C_S$ bypass):
Dengan $C_S$, source effectively grounded untuk AC, sehingga:
$$A_v = -g_m (R_D \parallel r_{ds}) = -4 \times 10^{-3} \times \frac{5000 \times 50000}{5000 + 50000} = -4 \times 10^{-3} \times 4545 \approx -18{,}2$$

$Z_{in}$:
$$Z_{in} = R_G = 2{,}2\ \text{M}\Omega$$ (Gate open-circuit pada frekuensi rendah–menengah)

$Z_{out}$:
$$Z_{out} = R_D \parallel r_{ds} = \frac{5000 \times 50000}{55000} \approx 4{,}55\ \text{k}\Omega$$

Tanpa $C_S$ (untuk perbandingan):
$$A_{v,\text{unbypassed}} = \frac{-g_m R_D}{1 + g_m R_S} = \frac{-4 \times 5}{1 + 4 \times 1} = \frac{-20}{5} = -4$$ Penguatan turun drastis dari $-18{,}2$ ke $-4$ — menunjukkan pentingnya $C_S$ untuk penguatan maksimum.

Jawaban$A_v \approx -18{,}2$ (bypassed) | $Z_{in} = 2{,}2\ \text{M}\Omega$ | $Z_{out} \approx 4{,}55\ \text{k}\Omega$

Contoh 6.6 — Source Follower sebagai Buffer

MOSFET source follower dengan $g_m = 5\text{ mS}$, $R_S = 2\text{ k}\Omega$, $R_G = 10\text{ M}\Omega$. Hitung $A_v$, $Z_{in}$, dan $Z_{out}$. Jelaskan mengapa konfigurasi ini berguna sebagai buffer.

$A_v$ (source follower):
$$A_v = \frac{g_m R_S}{1 + g_m R_S} = \frac{5 \times 10^{-3} \times 2000}{1 + 5 \times 10^{-3} \times 2000} = \frac{10}{11} \approx 0{,}909$$

$Z_{in}$ dan $Z_{out}$:
$$Z_{in} = R_G = 10\ \text{M}\Omega$$ $$Z_{out} = \frac{1}{g_m} \parallel R_S = \frac{1}{5 \times 10^{-3}} \parallel 2000 = 200 \parallel 2000 = \frac{200 \times 2000}{2200} \approx 182\ \Omega$$

Mengapa buffer? Source follower mentransfer sinyal dari sumber ber-impedansi tinggi ($10\ \text{M}\Omega$) ke beban ber-impedansi rendah ($\sim 182\ \Omega$) dengan $A_v \approx 0{,}91$ (hampir unity). Jika beban dihubungkan langsung ke sumber, penguatan akan turun drastis karena pembagi tegangan impedansi. Source follower menghilangkan masalah ini.

Jawaban$A_v \approx 0{,}91$ | $Z_{in} = 10\ \text{M}\Omega$ | $Z_{out} \approx 182\ \Omega$

6.12 Pertanyaan Latihan

Jawablah pertanyaan-pertanyaan berikut untuk menguji pemahaman Anda.

Soal 1

Jelaskan mengapa $I_G \approx 0$ pada JFET dan mengapa ini keunggulan utama FET dibandingkan BJT untuk input amplifier. Sebutkan satu aplikasi spesifik di mana impedansi input tinggi sangat kritis, dan jelaskan apa yang terjadi jika BJT digunakan sebagai gantinya.

Soal 2

JFET dengan $I_{DSS} = 10\text{ mA}$ dan $V_P = -5\text{ V}$. Berapa nilai $V_{GS}$ yang menghasilkan $I_D = 2{,}5\text{ mA}$? Berapa $g_m$ di titik tersebut? Verifikasi dengan kedua bentuk rumus $g_m$ dan hitung rasio $g_m/g_{m0}$.

Soal 3

Mengapa FET lebih cocok dibandingkan BJT untuk implementasi CMOS digital? Jelaskan peran $V_{TH}$ pada MOSFET sebagai digital switch — kapan transistor dianggap ON dan OFF? Mengapa channel physical pada D-MOSFET tidak digunakan untuk CMOS digital?

Soal 4

MOSFET enhancement, $k = 0{,}4\text{ mA/V}^2$, $V_{TH} = 1{,}2\text{ V}$. Untuk $V_{GS} = 4\text{ V}$, hitung $I_D$ dan $g_m$. Jika transistor ini dikonfigurasi sebagai common-source dengan $R_D = 3{,}3\text{ k}\Omega$ dan $r_{ds} = 40\text{ k}\Omega$, hitung $A_v$. Bandingkan $g_m$ dengan BJT yang memiliki $I_C$ sama pada suhu kamar.

Soal 5

Self-bias JFET dengan $I_{DSS} = 10\text{ mA}$, $V_P = -5\text{ V}$, $V_{DD} = 15\text{ V}$, $R_D = 2{,}2\text{ k}\Omega$, $R_S = 1\text{ k}\Omega$. Hitung Q-point ($I_D$, $V_{GS}$, $V_{DS}$) dan verifikasi bahwa transistor beroperasi di daerah saturasi. Jika $I_{DSS}$ berubah menjadi $12\text{ mA}$ karena variasi suhu, berapa perubahan $I_D$ yang dihasilkan? (Ini menunjukkan stabilitas self-bias.)

Soal 6

Pada JFET, mengapa kita menggunakan $g_m$ sebagai parameter penguatan (bukan $\beta$ seperti BJT)? Jelaskan hubungan antara $g_m$ dan $f_T$ (frekuensi cutoff), serta mengapa $f_T$ MOSFET modern bisa jauh lebih tinggi dari BJT meskipun $g_m$-nya lebih kecil.

Soal 7

Sebuah source follower MOSFET dengan $g_m = 8\text{ mS}$ dan $R_S = 500\ \Omega$ digunakan untuk menggerakkan beban $R_L = 100\ \Omega$. Hitung $A_v$ dengan dan tanpa beban, lalu $Z_{out}$. Apakah source follower tetap efektif sebagai buffer untuk beban ini? Jelaskan.